Ziel der Schulung

In der 1 ½  tägigen Schulung wird in die Grundlagen der Signal Integrity Simulation eingeführt, Schwerpunktmäßig vermitteln die Schulungsthemen dabei umfassende Kenntnisse in der Anwendung der modernen eCADSTAR Signal Integrity Simulations-Technologien bzw. -Funktionen.

Teilnehmerkreis

Diese Schulung richtet sich insbesondere an Anwender die verantwortlich für den Entwurf und die Verifikation von High-Speed Designs sind. Die Schulung wendet sich an Schaltungsentwickler und Layouter. Erforderlich sind Grundkenntnisse in der Bedienung von eCADSTAR sowie vom Entwerfen von Leiterplatten, sinnvollerweise sollten auch Kenntnisse aus dem High-Speed Design Umfeld (z.B. Impedanzen, Design-Constraints) vorliegen.

Dauer und Inhalt

Angesetzt sind 1 ½ Tage, insgesamt 12 Stunden. Dauer und Inhalte der Schulung können in Absprache den Kundenwünschen angepasst werden.

Themenschwerpunkte

Signal Integrity Grundlagen:

• Grundlagen der digitalen Signalübertragung, Leitungstheorie und Impedanzen
• Signal Integrity Effekte (Reflexionen, Ringing)
• Waveform-Analyse und Frequenzanteile
• Zeitbereichs-/Frequenzbereichsanalyse, Transformationstechniken (FFT, Fast Fourier Transformation)
• Übersprechen/Crosstalk, induktive und kapazitive Kopplung, Crosstalk-Faktoren, Forward- und Backward- Crosstalk.
• Differentielle Signalübertragung und Signalintegrität
• Augendiagramme zur Analyse schneller Übertragungsstrecken

Architektur der SI-Simulation:

• Pre-Layout/Postlayout + Signal Integrity Analyse
• Datenextraktion/Einstellung der Parameter
• Simulation vom Constraint-Browser, Schaltplan-Editor und vom PCB-Editor
• Parametrische Studien mit dem Scenario-Editor
• Analyse der Simulationsergebnisse mit dem neuen Analysis-Result Viewer (ARV) incl. Ergebnisdokumentation

IC Modelle für Signal Integrity Simulationen:

• Übersicht: Simulation - Library Browser
• IBIS und SPICE Importprozess
• Kurzeinführung in den IBIS-Standard: Verhaltensmodelle; I/V und U/t Kurven; Modellierung komplexer ICs wie DDRx Speicher mit On-Die Terminierungen (ODT)

Praktischer Einsatz - Signal Integrity-Simulation:

• Simulationsvorbereitung, Datenblätter lesen und die dazugehörigen Constraints ableiten - Beispiel: DDR3, TI &JEDEC + Ableitung der daraus resultierenden
• Impedanz-Checks: Impedanzdiagramm aus Constraint-Browser und Technologie-Definition, Erläuterung der Vorgehensweise (Beispiel: DDR4 Interface (Postlayoutanalyse) + Impedanzberechnung, Impedanz-Optimierung durch Parameter-Variation und Materialauswahl
• Reflexionen + Signalqualität: DDR4 Adressen simulieren, Fehler identifizieren, Parametervariation (Topologie, diskrete Terminierung, On-Die-Terminierung), Impedanz, Unterschied/Vergleich Pre-Layout/Post-Layout)
• Crosstalk: DDR4 Adressen Crosstalk Report und Crosstalk Simulation
• Differential Pairs: Differential Pairs/DDR4 Clock (Differential & Common Mode, Augendiagramm, Intra-Pair-Skew, Slew-Rate Messungen u.a.m.)